半導(dǎo)體生產(chǎn)流程由晶圓制造，晶圓測試，芯片封裝和封裝后測試組成，晶圓制造和芯片封裝討論較多，而測試環(huán)節(jié)的相關(guān)知識經(jīng)常被邊緣化，下面集中介紹集成電路芯片測試的相關(guān)內(nèi)容，主要集中在WAT，CP和FT三個環(huán)節(jié)。集成電路設(shè)計、制造、封裝流程示意圖WAT（WaferAcceptanceTest）測試，也叫PCM（ProcessControlMonitoring），對Wafer劃片槽（ScribeLine）測試鍵（TestKey）的測試，通過電性參數(shù)來監(jiān)控各步工藝是否正常和穩(wěn)定，CMOS的電容，電阻，Contact，blLine等，一般在wafer完成制程前，是Wafer從Fab廠出貨到封測廠的依據(jù)，測試方法是用ProbeCard扎在TestKey的blPad上，ProbeCard另一端接在WAT測試機臺上，由WATRecipe自動控制測試位置和內(nèi)容，測完某條TestKey后，ProbeCard會自動移到下一條TestKey，直到整片Wafer測試完成。
